1.负责视频编解码芯片/IP的前端研发 2.负责Memory 接口/控制模块前端研发 （1）工作年资要求： 3-4年以上相关工作经验 （2） 学历要求： 硕士 （3）专业技能要求： 1. Memory interface/memory controller designer: familiar with DDR protocol, memory interface design and verification, timing analysis 或者 2. Video encoder/decoder RTL design/verification，sub system integration，timing closure experience Familiar with Verilog, Perl/tcl, UVM. （4）所学专业要求：微电子相关专业