主要工作职责： 1、根据产品需求完成芯片设计规格定义； 2、完成无线通讯系统的数字模块设计与顶层设计； 3、完成芯片 SOC 系统设计与系统低功耗方案设计； 4、参与完成模块与 SOC 系统的仿真，并协助验证人员完成覆盖率的分析与优化； 5、完成数字模块的综合、时序分析、DFT 等工作；协助或参与完成 FPGA 的测试与调试。 任职资格要求： 1、年龄/性别：25-40 岁，不限 2、相关专业：微电子或通讯系统相关专业 3、相关工作经验： ——3 年以上经验的 Verilog /综合集成电路设计为大规模生产芯片； ——熟悉射频调制解调器的设计,如 GFSK； —— 蓝牙 BLE 相关开发经验，或 SOC 系统设计经验优先； —— 有从前端到后端(RTL、验证、综合和 FPGA 测试支持)的工作经验； —— Verilog 语言和仿真验证经验； —— 逻辑综合和静态时序分析； —— 有 back-annotated 接口设计、仿真验证经验者优先； —— 有团队合作精神；